计算机组织与体系结构性能设计 第7版【2025|PDF|Epub|mobi|kindle电子书版本百度云盘下载】

计算机组织与体系结构性能设计 第7版PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第0章 读者指南1

0.1 本书概要1

0.2 因特网和Web资源1

第一部分 概述4

第1章 导论4

1.1 计算机组织与体系结构4

1.2 结构和功能5

1.2.1 功能5

1.2.2 结构6

1.3 为何要学习计算机组织和体系结构8

第2章 计算机的演变和性能10

2.1 计算机简史10

2.1.1 第一代：真空管10

2.1.2 第二代：晶体管17

2.1.3 第三代：集成电路19

2.1.4 后续的几代24

2.2 性能设计26

2.2.1 微处理器的速度27

2.2.2 性能平衡27

2.2.3 芯片组织和体系结构的改进29

2.3 Pentium和PowerPC的进展32

2.3.1 Pentium32

2.3.2 PowerPC33

2.4 推荐的参考文献和Web站点34

2.5 关键词、思考题和习题34

第二部分 计算机系统41

第3章 计算机功能和互连的顶层视图41

3.1 计算机的部件41

3.2 计算机功能43

3.2.1 指令的取和执行44

3.2.2 中断47

3.2.3 I/O功能53

3.3 互连结构54

3.4 总线互连55

3.4.1 总线结构56

3.4.2 多总线层次结构57

3.4.3 总线设计要素59

3.5 PCI63

3.5.1 总线结构63

3.5.2 PCI命令67

3.5.3 数据传送68

3.5.4 仲裁70

3.6 推荐的参考文献和Web站点72

3.7 关键词、思考题和习题72

附录3A 时序图76

第4章 Cache78

4.1 计算机存储系统概述78

4.1.1 存储系统的特性78

4.1.2 存储器分层结构80

4.2 Cache存储器原理83

4.3 Cache的设计要素86

4.3.1 Cache容量86

4.3.2 映射功能86

4.3.3 替换算法94

4.3.4 写策略95

4.3.5 行的大小96

4.3.6 Cache数目96

4.4 Pentium 4和PowerPC的Cache组织98

4.4.1 Pentium 4的Cache组织98

4.4.2 PowerPC的Cache组织100

4.5 推荐的参考文献101

4.6 关键词、思考题和习题101

附录4A 两级存储器的性能特点107

4A.1 局部性107

4A.2 两级存储器的操作110

4A.3 性能110

第5章 内部存储器114

5.1 半导体主存储器114

5.1.1 组织114

5.1.2 DRAM和SRAM114

5.1.3 ROM类型117

5.1.4 芯片逻辑118

5.1.5 芯片封装119

5.1.6 模块组织120

5.2 纠错122

5.3 高级DRAM组织127

5.3.1 同步DRAM127

5.3.2 rambus DRAM129

5.3.3 DDR SDRAM129

5.3.4 带Cache的DRAM130

5.4 推荐的参考文献和Web站点130

5.5 关键词、思考题和习题131

第6章 外部存储器135

6.1 磁盘135

6.1.1 磁读写机制135

6.1.2 数据组织和格式化136

6.1.3 物理特性138

6.1.4 磁盘性能参数140

6.2 RAID（磁盘冗余阵列）143

6.2.1 RAID 0级144

6.2.2 RAID 1级148

6.2.3 RAID 2级149

6.2.4 RAID 3级149

6.2.5 RAID 4级150

6.2.6 RAID 5级151

6.2.7 RAID 6级151

6.3 光存储器152

6.3.1 光盘153

6.3.2 数字通用盘155

6.4 磁带156

6.5 推荐的参考文献和Web站点158

6.6 关键词、思考题和习题158

第7章 输入输出161

7.1 外部设备162

7.1.1 键盘／监视器163

7.1.2 磁盘驱动器164

7.2 I/O模块166

7.2.1 模块功能166

7.2.2 I/O模块结构167

7.3 编程式I/O168

7.3.1 概述169

7.3.2 I/O命令169

7.3.3 I/O指令169

7.4 中断驱动式I/O171

7.4.1 中断处理172

7.4.2 设计问题173

7.4.3 Intel 82C59A中断控制器175

7.4.4 Intel 82C55A可编程外部接口176

7.5 存储器直接存取（DMA）178

7.5.1 编程式I/O和中断驱动式I/O的不足178

7.5.2 DMA功能179

7.5.3 Intel 8237A DMA控制器181

7.6 I/O通道和处理器183

7.6.1 I/O功能的演变183

7.6.2 I/O通道的特性183

7.7 外部接口：FireWire和InfiniBand185

7.7.1 接口的类型185

7.7.2 点对点和多点配置186

7.7.3 FireWire串行总线186

7.7.4 InfiniBand190

7.8 推荐的参考文献和Web站点193

7.9 关键词、思考题和习题193

第8章 操作系统支持198

8.1 操作系统概述198

8.1.1 操作系统的目标和功能198

8.1.2 操作系统的类型200

8.2 调度207

8.2.1 长期调度207

8.2.2 中期调度208

8.2.3 短期调度208

8.3 存储管理212

8.3.1 交换212

8.3.2 分区213

8.3.3 分页215

8.3.4 虚拟存储器216

8.3.5 转换后援缓冲器218

8.3.6 分段220

8.4 PentiumⅡ和PowerPC的存储管理221

8.4.1 PentiumⅡ的存储管理硬件221

8.4.2 PowerPC存储管理硬件225

8.5 推荐的参考文献和Web站点228

8.6 关键词、思考题和习题229

第三部分 中央处理器235

第9章 计算机算术235

9.1 算术逻辑单元235

9.2 整数表示236

9.2.1 符号－幅值表示法236

9.2.2 2的补码表示法237

9.2.3 不同位长间的转换239

9.2.4 定点表示法241

9.3 整数算术241

9.3.1 取负241

9.3.2 加法和减法242

9.3.3 乘法244

9.3.4 除法250

9.4 浮点表示253

9.4.1 原理253

9.4.2 二进制浮点表示的IEEE标准256

9.5 浮点算术258

9.5.1 浮点加法和减法259

9.5.2 浮点乘法和除法261

9.5.3 浮点运算的精度问题263

9.5.4 二进制浮点算术的IEEE标准264

9.6 推荐的参考文献和Web站点266

9.7 关键词、思考题和习题267

第10章 指令集：特征和功能272

10.1 机器指令特征272

10.1.1 机器指令要素272

10.1.2 指令表示273

10.1.3 指令类型274

10.1.4 地址数目275

10.1.5 指令集设计277

10.2 操作数类型277

10.2.1 数值278

10.2.2 字符278

10.2.3 逻辑数据279

10.3 Pentium和PowerPC数据类型279

10.3.1 Pentium数据类型279

10.3.2 PowerPC数据类型280

10.4 操作类型281

10.4.1 数据传送类283

10.4.2 算术运算类284

10.4.3 逻辑运算类285

10.4.4 转换类287

10.4.5 输入输出类288

10.4.6 系统控制类288

10.4.7 控制传递类288

10.5 Pentium和PowerPC操作类型293

10.5.1 Pentium操作类型293

10.5.2 PowerPC操作类型300

10.6 汇编语言301

10.7 推荐的参考文献303

10.8 关键词、思考题和习题303

附录10A 堆栈309

10A.1 堆栈实现310

10A.2 表示式求值311

附录10B 小数在先和大数在先314

10B.1 字节排序314

10B.2 位排序316

第11章 指令集：寻址方式和指令格式317

11.1 寻址方式317

11.1.1 立即寻址319

11.1.2 直接寻址319

11.1.3 间接寻址319

11.1.4 寄存器寻址320

11.1.5 寄存器间接寻址320

11.1.6 偏移寻址321

11.1.7 堆栈寻址322

11.2 Pentium和PowerPC寻址方式323

11.2.1 Pentium寻址方式323

11.2.2 PowerPC寻址方式325

11.3 指令格式327

11.3.1 指令长度327

11.3.2 位的分配328

11.3.3 变长指令331

11.4 Pentium和PowerPC指令格式334

11.4.1 Pentium指令格式334

11.4.2 PowerPC指令格式336

11.5 推荐的参考文献337

11.6 关键词、思考题和习题338

第12章 CPU结构和功能342

12.1 处理器组织342

12.2 寄存器组织344

12.2.1 用户可见寄存器344

12.2.2 控制和状态寄存器346

12.2.3 微处理器寄存器组织的例子347

12.3 指令周期349

12.3.1 间址周期349

12.3.2 数据流350

12.4 指令流水352

12.4.1 流水线策略352

12.4.2 流水线的性能356

12.4.3 转移处理357

12.4.4 Intel 80486的流水线363

12.5 Pentium处理器364

12.5.1 寄存器组织364

12.5.2 MMX寄存器368

12.5.3 中断处理369

12.6 PowerPC处理器371

12.6.1 寄存器组织371

12.6.2 中断处理374

12.7 推荐的参考文献377

12.8 关键词、思考题和习题377

第13章 精简指令集计算机382

13.1 指令执行特征383

13.1.1 操作384

13.1.2 操作数385

13.1.3 过程调用385

13.1.4 结论386

13.2 大寄存器组方案的使用386

13.2.1 寄存器窗口387

13.2.2 全局变量389

13.2.3 大寄存器组与Cache的对比389

13.3 基于编译器的寄存器优化391

13.4 精简指令集体系结构392

13.4.1 CISC的理由392

13.4.2 精简指令集体系结构特征394

13.4.3 CISC与RISC特征对比395

13.5 RISC流水线技术397

13.5.1 规整指令的流水线技术397

13.5.2 流水线的优化398

13.6 MIPS R4000400

13.6.1 指令集400

13.6.2 指令流水线403

13.7 SPARC406

13.7.1 SPARC寄存器组406

13.7.2 指令集408

13.7.3 指令格式409

13.8 RISC与CISC的争论411

13.9 推荐的参考文献411

13.10 关键词、思考题和习题412

第14章 指令级并行性和超标量处理器416

14.1 概述416

14.1.1 超标量与超级流水线417

14.1.2 限制418

14.2 设计考虑421

14.2.1 指令级并行性和机器并行性421

14.2.2 指令发射策略421

14.2.3 寄存器重命名424

14.2.4 机器并行性425

14.2.5 转移预测426

14.2.6 超标量执行427

14.2.7 超标量实现427

14.3 Pentium 4428

14.3.1 由前端到跟踪Cache429

14.3.2 无序执行逻辑434

14.3.3 整数和浮点执行单元435

14.4 PowerPC435

14.4.1 PowerPC 601435

14.4.2 转移处理439

14.4.3 PowerPC 620439

14.5 推荐的参考文献441

14.6 关键词、思考题和习题442

第15章 IA-64体系结构447

15.1 推动因素447

15.2 通常组织449

15.3 判定、推测和软件流水450

15.3.1 指令格式450

15.3.2 汇编语言格式452

15.3.3 判定执行453

15.3.4 控制推测457

15.3.5 数据推测461

15.3.6 软件流水462

15.4 IA-64指令级体系结构465

15.4.1 寄存器堆栈467

15.4.2 当前栈帧标示器和先前功能状态寄存器468

15.5 Itanium处理器组织469

15.6 推荐的参考文献和Web站点472

15.7 关键词、思考题和习题472

第四部分 控制器478

第16章 控制器操作478

16.1 微操作479

16.1.1 指令周期的子周期479

16.1.2 指令周期483

16.2 处理器控制484

16.2.1 功能需求484

16.2.2 控制信号485

16.2.3 控制信号举例486

16.2.4 处理器内部组织488

16.2.5 Intel 8085489

16.3 硬连线实现493

16.3.1 控制器输入493

16.3.2 控制器逻辑494

16.4 推荐的参考文献495

16.5 关键词、思考题和习题495

第17章 微程序式控制497

17.1 基本概念497

17.1.1 微指令497

17.1.2 微程序式控制器499

17.1.3 Wilkes控制501

17.1.4 优缺点505

17.2 微指令排序505

17.2.1 设计考虑505

17.2.2 排序技术505

17.2.3 地址生成508

17.2.4 LSI-11微指令排序508

17.3 微指令执行509

17.3.1 微指令分类法510

17.3.2 微指令编码512

17.3.3 LSI-11微指令执行513

17.3.4 IBM 3033微指令执行518

17.4 TI8800519

17.4.1 微指令格式519

17.4.2 微顺序器522

17.4.3 寄存器式ALU525

17.5 推荐的参考文献527

17.6 关键词、思考题和习题527

第五部分 并行处理的组织532

第18章 并行处理532

18.1 多处理机组织533

18.1.1 并行处理机系统类型533

18.1.2 并行组织533

18.2 对称多处理机535

18.2.1 组织535

18.2.2 多处理机操作系统设计考虑538

18.2.3 大型机SMP538

18.3 cache一致性和MESI协议540

18.3.1 软件解决方案541

18.3.2 硬件解决方案541

18.3.3 MESI协议543

18.4 多线程化和芯片多处理器546

18.4.1 隐式和显式多线程化546

18.4.2 显式多线程化的方法547

18.4.3 实例系统550

18.5 机群系统552

18.5.1 机群系统配置552

18.5.2 操作系统设计问题554

18.5.3 机群计算机体系结构555

18.5.4 机群系统与SMP的对比557

18.6 非均匀存储器存取557

18.6.1 推动因素557

18.6.2 组织558

18.6.3 NUMA的赞成票和反对票559

18.7 向量计算560

18.7.1 向量计算方法561

18.7.2 IBM 3090 向量设备565

18.8 推荐的参考文献和Web站点571

18.9 关键词、思考题和习题572

附录A 计算机组织与体系结构课题578

A.1 研究性课题578

A.2 仿真性课题578

A.2.1 SimpleScalar579

A.2.2 SMPCache579

A.3 阅读/报告类题目579

参考文献580